请求 70uV到70mV运放设计 技术支持

选择运放时，主要考虑运放要有低输入电压噪音密度，可以看下OPA211这款精度运放。

或者考虑使用低输入电压噪音密度的仪表运放也可以。

非常感谢您的回复！

          目前特别纠结的是：

          如题目，采集的信号源内阻是40欧姆，要求70uV的精度。那问题来了，

1，我怎么确认或者计算出这个运放能满足我的70uV精度，至少说理论值能满足？需要考虑运放哪些参数，这些参数的重要程度（比重）如何？

2，采集的信号源内阻ri是40欧姆，那我怎么搭配前级运放的输入电阻Ri能让电路更有效？判断依据是？

         另外据我所看过的资料的理解或者认识（例如http://www.deyisupport.com/question_answer/analog/amplifiers/f/52/t/20214.aspx），

认为输入电压噪声密度跟频率有关，而我要放大的信号频率是50Hz低频，感觉应该对这个输入电压噪声密度影响不算大的，不知我理解是否有误。

选择运放对我来说一直是件很头疼的事，寻寻觅觅找了很久都没有找到适合自己的选择方式。望能教我！

      谢谢、、、

亲，噪音任何时候都会有，关键是多少。只从有无不从量上考虑，那就永远不会有结果。既然亲阅书无数，那就实际计算下。TI工程师推荐的不错，完全够用。剩下的，全看你的PCB设计功夫。

Dear XP，

         关于你的“噪音任何时候都会有，关键是多少。只从有无不从量上考虑，那就永远不会有结果”观点我是绝对承认的，文中也没有对此持有怀疑态度。

目前最揪心是如何控制或认识噪音这个量如何计算得来。我们都知道要计算出理论noise值，然后控制一定的余量，选得最终适合的运放。那问题就是怎么算？

例如说输入电流、电压噪声密度是跟频率有关，那我信号频率低，是不是不会引起较大的noise值（或可以忽略不计），那这样子得要知道总noise，那总noise值怎么算出来？ 抑或Input bias current、Input offset current这两个和电流密度的存在，因此又要考虑我信号源内阻40欧姆和所设计放大器的输入电阻，对此我又该怎么计算和处理。当然还有VOS 、VOS/dT等等一大堆参数都会影响，那我如何计算出各个参数的影响以致让我选出适合信号源输入70uV分辨率对应的输出精度的运放呢？

谢谢！

亲，一般用查表法就可以获得噪音量。把电路设计成带通放大器，可以不用考虑高频噪音问题。