This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

关于50Ω输入输出阻抗问题

很多芯片手册上写着,输入需要对地并联50Ω,输出需要串联50Ω。如图1。 问题1: 为什么要在输出串50Ω的电阻?虽然从传输线的左边看进来是50Ω,但是从50Ω电阻的左边看进来是0Ω(运放输出电阻)。这样不是不匹配的了吗?如图2。 问题2: 若干个芯片级联的时候,需要采用这样的结构吗?如图3。这样不是每一级之间都会损失6分贝?
  • 输入端接50ohm到地是为了和信号源的阻抗匹配。

    输出串联50ohm是为了提高运放的输出阻抗,pointB端50ohm到地是为了和50ohm传输线阻抗匹配。

    这种结构一般是在测试的常用,通常在视频应用时需要这种架构,而普通应用一般不需要端接。

  • 亲;输入、输出50欧分别是为匹配输入、输出电缆阻抗。如果输出连线长度远小于1/2波长,可以不同匹配阻抗。例如;板上相邻很近的两颗运放,只要连线短就无需电阻。

  • 我在一些文章里面看到,说高频信号碰到阻抗突变的结点会反射,这个说法对吗? 如果正确,那如果直接用导线进行级联,前一级的运放输出阻抗为0,输入到下一个运放的同相输入端阻抗很大,不会产生反射吗?