• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 6 个回复
  • 名订阅用户 10 名订阅用户
  • 次查看 2108 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

急急急：关于DAC5662和1.8V FPGA的电平转换元件选型和 Data CLK走线的问题请教TI工程师

Kai Xue
Prodigy 30 points
Other Parts Discussed in Thread: DAC5662, DAC5652A

目前在做一个涉及使用1.8V FPGA和DAC5662进行数据传输的项目，问题如下：

1. FPGA接口电平为1.8V LVCMOS电平， DAC5662 数据IO电平为3.3V CMOS， FPGA和DAC5662的选型均已确定，请问这两者之间的Level shift芯片是否可以使用贵公司74AVC16T245?

2. D[11:0]和CLK1/2 在Layout时是否有等长要求？如果有，是否需要将level shift芯片的时延考虑在内(假定D[11:0]经过level shift芯片， clk直接由外部是时钟芯片产生)？


谢谢！