目前在做一个涉及使用1.8V FPGA和DAC5662进行数据传输的项目,问题如下:
1. FPGA接口电平为1.8V LVCMOS电平, DAC5662 数据IO电平为3.3V CMOS, FPGA和DAC5662的选型均已确定,请问这两者之间的Level shift芯片是否可以使用贵公司74AVC16T245?
2. D[11:0]和CLK1/2 在Layout时是否有等长要求?如果有,是否需要将level shift芯片的时延考虑在内(假定D[11:0]经过level shift芯片, clk直接由外部是时钟芯片产生)?
谢谢!