使用主机侧MIPI高速时钟作为sn65dsi85时钟源，请教初始化时对MIPI主机侧的时序要求是怎么样？哪个步骤开始输出高速时钟？
问题一： 从datasheet中下图看到初始主机侧MIPI时钟与数据线都处于LP11状态，在EN线reset并拉高后经过Ten时间数据线与时钟线都开始进入高速模式，但是图中看到MIPI信号线维持LP01状态1ms之后才进入LP00，这个并不合理，并且MIPI协议中数据线与时钟线并不是同时进入高速模式的，请问这个图示是否真实上电时序？
问题二：
从datasheet推荐初始化时序看到
因此结合主机侧的时序应当是：
1. DSI主机侧维持时钟线数据线LP11
2. dsi85 RESET拉高并等待1ms后配置CSR寄存器
3. DSI主机侧进入高速模式发数据
4. dsi85开启PLL时钟
5. 等待3ms后soft reset
请问对该时序的理解是否正确？DSI主机何时开始进入高速模式？高速模式在soft reset之前的3ms发送的数据无法传送，导致该帧异常是正常需求吗？
谢谢。
