我想设计一个基于Xlinx ZYNQ的板子,根据Xlinx官方手册要求电源是有上电顺序,请教专家一下,多个TPS62130应该怎么设计上电的先后顺序?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Hi
带EN脚可能用EN启动延时来做时序。(通过一个电阻给EN脚上电容充电,到达启动电压后芯片启动,不过你要充分考虑到芯片EN启动电压的误差)
其次SS脚,软启动功能也可以用来做时序的。(电容越大,启动越慢)
Hi
这也是一种时序的控制方法。
PG置高代表这个芯片输出正常了,否者是置低的。当这个芯片置高后用PG信号启动另一个芯片,从而实现2个芯片的先后启动。多个芯片一样可以这样用。
您好:
我也用 TPS62130RGTT 芯片给FPGA做上电时序,但是发现一个问题:
这个芯片经过多级使能(前一级PG连去下一级芯片的EN)之后,当最开始那级芯片EN为低电平时,最后几路电压并不能真正的掉电。
EN_FPGA_1V2信号为低电平(约100mV)时,VDD_1V2_FPGA输出并不能真正关断,会有300mV左右电压输出;
这样导致下一级芯片的EN信号会有300mV左右,VDD_1V8_FPGA输出有0.5~0.6V电压。
再下一级芯片EN信号有0.5~0.6V电压,导致VDD_1V5_FPGA会有0.9V左右输出。
这样,最后一级芯片EN信号为0.9V,导致3.3V输出一直是有的,不会随着前面电压掉电。
请问TI工程师们对此有什么建议?
FPGA不能正常掉电的原因找到了。
1、FPGA上电时序要求为 1.0->1.2->1.8-> 1.5-> 3.3 ,掉电时序为 3.3->1.5->1.8->1.2->1.0,而目前我这个设计只考虑了上电时序却不能满足掉电时序。目前的设计的掉电时序是1.0->1.2->1.8-> 1.5-> 3.3 ,3.3V最后掉电,导致3.3V会通过FPGA会对其他电源形成灌电流。
2、就算FPGA 的供电全都断掉了,FPGA 各路电源上仍然能测出一定电压(3.3V电源测得有1.4V电压)。原因是FPGA的外设没掉电,外设通过FPGA对各路电源形成灌电流。