按照TI的参考设计,我想问一下,当C6748与Nandflash连接后,R/B、RE、CE、ALE、CLE、WE、WP这7个管脚,在上电时各个管脚的电平情况,以及加载nandwrite.out后运行时这7个管脚的情况。我这边的情况是上电后所有的均为高电平,运行后CLE为低电平。但是我的目的想ALE=0,CLE=1。有谁知道这是怎么回事,问题都在哪?谢谢
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
按照TI的参考设计,我想问一下,当C6748与Nandflash连接后,R/B、RE、CE、ALE、CLE、WE、WP这7个管脚,在上电时各个管脚的电平情况,以及加载nandwrite.out后运行时这7个管脚的情况。我这边的情况是上电后所有的均为高电平,运行后CLE为低电平。但是我的目的想ALE=0,CLE=1。有谁知道这是怎么回事,问题都在哪?谢谢
具体这几个脚电平情况可以查看数据手册NAND的时序图。
如果不一致,看看跑其他程序是否稳定?硬件上电/复位是否有问题?