关于Mcbsp，请教几个问题。McBSP内部回环测试，mcbsp使能fifo，利用dema3传输。数据的传输过程是怎样的？假设有几个数据需要发送，分配了一个数组存放，初始化mcbsp，使能fifo，初始化dema3后：
1. 我理解的数据流向，是对的吗？
内存中的数据 ----> mcbsp的数据传输寄存器DXR ----> 发送的fifo ----> EDMA3 ----> 接收的fifo ----> mcbsp的数据接收寄存器DRR
2. 使能fifo后，数据是怎么到fifo的，是cpu中断，每次中断，向fifo写入一个数据？
3. 使能fifo和禁用fifo这两种情况下，mcbsp的中断处理函数是相同的吗？
4. 在SYS/BIOS 上时，mcbsp的中断处理函数是BIOS写好的吗？使能了fifo，只要中断号设置正确，BIOS就会正确处理？
5. 在TI网站上找到了“DSP_McBSP_demo_edma_works_withFIFO”的例子，在用CCS仿真时，没有进入mcbsp的中断处理函数？
6. c674x系列mcbsp使用fifo的，有详细专门的文档吗？非常感谢
