关于C6678 IPC中断疑问

关于C6678 IPC中断疑问

此问题已被解答
All Replies
  • 秀才160分
    TrigerIPC.jpg

    应用场景:在6678EVM板上多核并行执行算法,由Core0触发IPC中断发送同步执行信号,Core1~Core7接收该中断执行算法。

    问题:Core0已经通过写了IPCGR1~IPCGR7寄存器触发IPC中断(中断源id分别为1~7),但是有其他内核(Core1~Core4)已经成功接收到IPC中断,但是Core5~Core7并未接收到IPC中断,通过查看地址(0x02620240和0x02620280)各内核的IPCGR和IPCAR寄存器的值,表明IPC中断源已经成功设置,但是Core5~Core7确实没被触发IPC中断。

    附件内容是触发IPC中断的函数

    请求各路大神帮忙解答疑惑,谢谢!!!

    TI C6000系列(单核&多和)DSP软件开发工程师、图像处理算法工程师

  • 探花14365分

    如果是单独触发CORE5~CORE7是否可以?

    另外CORE5和CORE7 EVENT和中断之间的设置确保是正确的吧?

    上述内容如果回答了您的问题,请点击标签栏“是”按钮。您的轻轻一点,会帮助我们更好的管理论坛内容,谢谢!

  • 秀才160分

    非常感谢 Thomas Yang1的耐心解答!

        EVENT和中断之间的设置没问题,而且单独触发Core5~Core7也都正常。

        经过调试,已经找到问题原因,是在初始化的时候Core0对DDR3进行了初始化处理,影响了Core1~Core7的程序正常运行,因为我把每个Core的.sysmem段都映射到了DDR3中,结果就是Core0初始化完成之后,Core5~Core7程序跑飞了 ~~~~~


         解决办法是:先让Core0初始化完成,再启动Core1~Core7

    TI C6000系列(单核&多和)DSP软件开发工程师、图像处理算法工程师