dm8148 ddr3 sw leveling 问题

我的DM8148板子上两片MT41J128M16-125 DDR3芯片，使用了一个内存控制器接口。

/*Program the DMM to Access EMIF0 and EMIF1*/
WR_MEM_32(DMM_LISA_MAP__0, 0x0);
WR_MEM_32(DMM_LISA_MAP__1, 0x0);
WR_MEM_32(DMM_LISA_MAP__2, 0x0);
WR_MEM_32(DMM_LISA_MAP__3, 0x80500100);

时序的配置如下：

//DDR3 400 MHz - CL=6,CWL=5
#define DDR3_EMIF_TIM1_DEFINE_400 0x0AAAD4DB
#define DDR3_EMIF_TIM2_DEFINE_400 0x20437FDA
#define DDR3_EMIF_TIM3_DEFINE_400 0x507F83FF
#define DDR3_EMIF_REF_CTRL_DEFINE2_400 0x00000C30
#define DDR3_EMIF_SDRAM_CONFIG_DEFINE_400   0x638412B2
#define DDR3_EMIF_DDRPHYCR_DEFINE_400 0x00170209

RatioSeed_TI814x.xls中的设置如下：

运行DDR3_SlaveRatio_ByteWiseSearch_TI814x.out后得到的结果

现在是一直有两个字节不能收敛，可以收敛的那两个字节进行DDR3的读写测试程序时，数据读写也是不正确的。