你好!
我最近在做DM8168的相关项目开发,情况是这样:
项目上要DM8168同时进行4路1080P高清视频处理,由于一些限制条件,硬件板卡设计只能用两片16位的DDR3接在DM8168的一个DDR3控制器上
但EVM的设计是两个DDR3都使用了。
所以我想问的是,我这样设计硬件会对整个板卡处理视频的能力有多大的影响,是不是这样设计的话系统访问DDR的速度就变成了原来的一半?
麻烦各位大师给小弟解答一个,谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你好!
我最近在做DM8168的相关项目开发,情况是这样:
项目上要DM8168同时进行4路1080P高清视频处理,由于一些限制条件,硬件板卡设计只能用两片16位的DDR3接在DM8168的一个DDR3控制器上
但EVM的设计是两个DDR3都使用了。
所以我想问的是,我这样设计硬件会对整个板卡处理视频的能力有多大的影响,是不是这样设计的话系统访问DDR的速度就变成了原来的一半?
麻烦各位大师给小弟解答一个,谢谢!
补充一下, 主要的区别是我的板卡上只用了一个DDR控制器, 而EVM板上用的是两个DDR控制器。
- DM8168 还是 DM8148 ?
- 一个DDR内存控制器不用的话,简言之你系统的DDR数据吞吐能力就是原来的一般了。
- 系统中有很多地方会需要用到DDR的读写操作,就比如M3,VPSS,HDVICP之间的数据的传递。
- 系统具体需要的DDR吞吐取决于你的用例。以你目前提供的信息还不足以判断。
- 是否已经有使用了2个DDR控制器的板子能够跑你目前的用例, 一个简单的验证办法是将现有的板子DDR降频一半使用。
- 你是因为PCB板子面积不够才考虑缩减DDR颗粒个数? 可以考虑用Mirror的方式, 在top/bot层对着贴DDR,这样可以节省PCB布板面积。相应的,PCB层数通常需要8层或以上。
我的应用场景是DM8168芯片同时采集4路1080P的视频源,然后进行进行H264编码,编码完成后通过RTSP进行网络发送。
补充一下,采集的视频源是1080P 30帧,
还想请问一下,有没有相关的文档或工具可以计算我的这种应用场景需要多大的DDR3吞吐量?
我的应用场景是:DM8168进行4路1080P30的视频采集,H264编码,RTSP/RTP发送编码后的视频。
还有我想问一下,有没有相关的文档或工具可以计算我的这个应用场景DDR#需要多大的吞吐量?
谢谢!
刚才简单的估算了一下,4路1080P30采集+编码,处理,32bit DDR,主频如果是800M,是够处理过来,大概消耗DDR带宽的80%;
这个只是性能估算,最好是在EVM板子上面降频实际测试;
如果DDR工作在1600MHz,应当是没有问题的 (只做采集编码,不考虑其他的SC、DEI等处理)
感谢你的回答,我还有几个问题想请教下你:
1. 这个估算有什么计算公式或相关的文档,主要是有估算相关的文档的话在和客户进行方案评审时可作为用力的凭证。
2.如果实现没有问题,那使用一个DDR控制器,软件上要怎么配置(如:DMM,DDR控制器等),有没有参考例程,还有什么要注意的?
3. 在软件上我们采用了Ram disk 的技术,请问这个对DDR3的使用和整个系统有怎样的影响?
http://processors.wiki.ti.com/index.php/TI814x-DDR3-Init-U-Boot#FAQ 这里有个DM8148的Single EMIF patch
dvr_rdk\mcfw\src_bios6\cfg\ti814x\config_512M.bld
参考以下文档:
http://processors.wiki.ti.com/index.php/EZSDK_Memory_Map#Step_1:_Update_LISA_Registers