ARM端跑linux,DSP端还是跑sysbios,使用TI提供的双核例子,在TI提供的DSP例子里面的cfg文件中,将双核通讯的SR_0和SR_1这两块双核共享区定义在片外DDR里面,而且把这块区域的DSP L2cache功能关闭了,一开始也没注意,关闭就关闭了吧,就是速度慢一点而已,双核通讯正常就没事儿,慢慢的加上我自己的应用代码,在后期调试的时候发现DSP中IQ数据的解析和滤波处理很慢了,对照之前调试成功的代码(ARM也是跑sysbios)发现,以前的双核通讯这块内存区域也是定义在DDR的,只是DSP端将这块区域的L2 cache功能开启来了。
将DSP端的双核通讯这部分区域的L2 cache功能也开启来,用linux进行引导,DSP端IQ数据的解析和滤波处理速度上来了,但是双核通讯失败了(双核通讯使用TI给的例子做的),一直都通不起来,不知道大神们有没有遇到过这样的情况,只是将DDR中的双核通讯定义的共享区域的DSP MAR寄存器中对应的16M空间L2 cache空间开起来而已。