如题目中所描述,应用AM335x的网口通信功能,与PHY 芯片DP83865在RGMII模式下进行通信,在电路设计时疏忽了将DP83865的85端CLK_TO_MAC链接至AM335x的H18脚RMII1_REF_CLK,请问如果不连接的话会不会影响电路的正常工作,因为现在只是刚刚把PCB板加工出来,还没有进行电装,请问如果会影响正常通信的话,有没有什么补救措施?我本来想着飞线,可是AM335x是BGA封装的,飞线基本是不可能的
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
如题目中所描述,应用AM335x的网口通信功能,与PHY 芯片DP83865在RGMII模式下进行通信,在电路设计时疏忽了将DP83865的85端CLK_TO_MAC链接至AM335x的H18脚RMII1_REF_CLK,请问如果不连接的话会不会影响电路的正常工作,因为现在只是刚刚把PCB板加工出来,还没有进行电装,请问如果会影响正常通信的话,有没有什么补救措施?我本来想着飞线,可是AM335x是BGA封装的,飞线基本是不可能的
RGMII模式下不需要RMII_REF_CLK,这个信号是在使用RMII模式的时候需要用到。
在RGMII的模式下,有RGMII_TCLK和RGMII_RCLK作为时钟同步,你可以百度一下RGMII。
参考DP83865的datasheet:http://www.ti.com/lit/ds/symlink/dp83865.pdf
CLK_TO_MAC这个是可以disable的,用途之一是成为某些MAC或者交换机设备的输入时钟,而不是用作通信的同步时钟。所以我的理解是不需要连接的。
你也可以和我们PHY的工程师沟通一下这个管脚的作用是啥。
CLOCK TO MAC OUTPUT: This clock output can be used to drive the clock
input of a MAC or switch device. This output is available after power-up and is
active during all modes except during hardware or software reset. Note that the
clock frequency is selectable through CLK_MAC_FREQ between 25 MHz and
125 MHz.
To disable this clock output the MAC_CLK_EN_STRAP pin has to be tied low.