请问如何降低BBB开发板的MMC2的CLK？

Qinghua Zhu

我看文件TI_Android_JB_4.2.2_DevKit_4.1.1/kernel/arch/arm/mach-omap2/clock33xx_data.c中MMC2的CLK设置如下

static struct clk mmc_clk = {
    .name       = "mmc_clk",
    .parent     = &per_192mhz_clk,
    .ops        = &clkops_null,
    .fixed_div = 2,
    .recalc     = &omap_fixed_divisor_recalc,
};

static struct clk mmc2_ick = {
    .name       = "mmc2_ick",
    .parent     = &l4ls_gclk,
    .ops        = &clkops_null,
    .recalc     = &followparent_recalc,
};

static struct clk mmc2_fck = {
    .name       = "mmc2_fck",
    .clkdm_name = "l3s_clkdm",
    .parent     = &mmc_clk,
    .enable_reg = AM33XX_CM_PER_MMC2_CLKCTRL,
    .enable_bit = AM33XX_MODULEMODE_SWCTRL,
    .ops        = &clkops_omap2_dflt,
    .recalc     = &followparent_recalc,
};

也就是192/2=96MHz

我现在接一个WIFI设备无法工作，想尝试降低MMC2的频率到48MHz 或 24MHz，不知道是否可以在不影响MMC0和MMC2 的情况下实现？该怎么实现？

多谢指导

9 年多前

0 Qinghua Zhu 9 年多前

Prodigy 201 points

问题补充：

我示波器测出来mmc2_clk的波形为48MHz的正弦波

是否可以把频率降低为24MHz？是否可以改为方波？

0 Yaoming Qin 9 年多前回复 Qinghua Zhu

TI__Mastermind 35157 points

请您查看

18.2.2 MMCHS Clock and Reset Management
The MMCHS controller has separate bus interface and functional clocks. The debounce clock is created
by dividing the 96-MHz (48 MHz @ OPP50) clock in the PRCM by two and then dividing the resulting 48-
MHz (24 MHz @ OPP50) clock by a fixed 732.4219 (366.2109 @ OPP50) in the Control Module to get a
32-kHz clock. This clock is fed back into the PRCM for clock gating. (See the CLK32KDIVRATIO_CTRL
register in Chapter 9, Control Module, for more details).

所以，需要把CPU降频，可以参考 http://processors.wiki.ti.com/index.php/AM335x_Power_Management_User_Guide#Static_CORE_OPP_50

如果排除掉PCB layout的问题，我不觉得这个是需要降频解决的问题

0 Jian Zhou 9 年多前回复 Yaoming Qin

TI__Mastermind 45260 points

MMC这部分的PCB布线是比价重要的，要注意信号线的等长，长度，以及上拉电阻的位置，如果用降低时钟的方法来debug硬件，可以修改MMC的相关驱动：

\drivers\mmc\host\omap_hsmmc.c

其中omap_hsmmc_set_clock()函数是设置时钟的。

处理器

处理器论坛

请问如何降低BBB开发板的MMC2的CLK？